Pat

J-GLOBAL ID：200903065822782418

半導体回路の作製方法

Inventor： 張 宏勇 ,  高山 徹 ,  竹村 保彦
Applicant, Patent owner： 株式会社半導体エネルギー研究所
Gazette classification：公開公報
Application number (International application number)：1993079004
Publication number (International publication number)：1994267988
Application date： Mar. 12, 1993
Publication date： Sep. 22, 1994
Summary：

【要約】【目的】 薄膜トランジスタ(TFT)の回路において、低リーク電流のTFTと高速動作が可能なTFTを有する半導体回路およびそのような回路を作製するための方法を提供する。【構成】 アモルファスシリコン膜に密着して触媒元素を有する物質を形成し、もしくはアモルファスシリコン膜中に触媒元素を導入し、このアモルファスシリコン膜に、選択的にレーザーもしくはそれと同等な強光を照射することによって結晶化する。さらに、通常のアモルファスシリコンの結晶化温度よりも低い温度でアニールすることによって、レーザーの照射されなかった領域の結晶化をおこなう。そして、熱アニールによって結晶化した領域をアクティブマトリクス回路の画素回路に使用されるTFTに、先にレーザーによって結晶化した領域を周辺駆動回路に使用されるTFTに用いる。

Claim (excerpt)：

アモルファスシリコン膜およびそれに密着して触媒元素を有する物質を形成する第1の工程と、前記アモルファスシリコン領域をレーザーもしくはそれと同等な強光を選択的に照射することによって結晶化させる第2の工程と、通常のアモルファスシリコンの結晶化温度よりも低い温度でアニールする第3の工程とを有することを特徴とする半導体回路の作製方法。

IPC (3)：

H01L 21/336 ,  H01L 29/784 ,  H01L 21/20