Pat

J-GLOBAL ID：200903065920266185

シリコン加速度計

Inventor： 松井 淳一郎
Applicant, Patent owner： 日本航空電子工業株式会社
Agent (1)： 草野 卓 (外1名)
Gazette classification：公開公報
Application number (International application number)：1994303595
Publication number (International publication number)：1996160071
Application date： Dec. 07, 1994
Publication date： Jun. 21, 1996
Summary：

【要約】【目的】 ?@上部ストッパ(IC)の歩留りの向上、?A上部ストッパ(IC)の異状振動による性能低下の防止、?BICとセンサチップ(ペンデュラム)との接続の信頼性の向上。【構成】 ペンデュラム1はシリコン単結晶基板より成り、枠部3,錘部2、梁部4を有する。ペンデュラム1に上部ストッパ(IC)6及び下部ストッパ7が重ねて配され、それらの間に空隙Ga,Gbが設けられる。梁部4上に複数のピエゾ抵抗素子5aが形成され、それらを接続したブリッジ回路5がペンデュラム1上に構成される。ブリッジ回路5の出力は信号検出回路8により検出される。この発明では、信号検出回路8は上部ストッパ6の内面に形成される。また枠部3と上部ストッパ6とは異方性導電接着剤層21で接合され、これによりブリッジ回路5と信号検出回路8とは電気的に接続される。枠部3と下部ストッパ7とはスペーサ22を介して接合される。上部ストッパ6には絶縁基板または半導体基板が用いられる。

Claim (excerpt)：

シリコン単結晶基板より成り、枠部と、その枠部内に空隙を介して配された錘部と、その錘部を枠部に橋絡させて支持する薄肉の梁部とを有するペンデュラムと、そのペンデュラムの上側及び下側に重ねられ、前記梁部及び錘部との間にそれぞれ空隙が形成される上部ストッパ及び下部ストッパと、前記梁部上に形成されたピエゾ抵抗素子を接続して前記ペンデュラムの上面に形成されたブリッジ回路と、入力加速度に応じたブリッジ回路の出力を検出する信号検出回路と、を有するシリコン加速度計において、前記信号検出回路が前記上部ストッパの前記ペンデュラムと対向する内面に形成され、前記ペンデュラムの枠部と上部ストッパとは異方性導電接着剤層で接合され、その異方性導電接着剤層を通じて、前記ブリッジ回路と信号検出回路とが電気的に接続されることを特徴とする、シリコン加速度計。