Pat

J-GLOBAL ID：200903065961700442

LSI検査装置

Inventor： 石田 昭人
Applicant, Patent owner： シャープ株式会社
Agent (1)： 梅田 勝
Gazette classification：公開公報
Application number (International application number)：1992340863
Publication number (International publication number)：1994186292
Application date： Dec. 22, 1992
Publication date： Jul. 08, 1994
Summary：

【要約】【構成】 被検査LSI4からの出力値と、液晶駆動用出力信号の期待値パターン格納メモリ7からの期待値パターンを良品としての許容範囲の絶対値だけ加算用演算回路11a及び減算用演算回路11bにより加算及び減算した値とをコンパレータ5において比較し、上記被検査LSI4からの出力値が良品としての許容上限値と許容下限値との間にあるか否かを良否判定回路8において判定し、PASS/FAIL信号を出力する。【効果】 マルチレベル出力のLSIにおいて、一回の機能検査でマルチレベル出力のすべてのレベル検出を行うことができる。

Claim (excerpt)：

マルチレベル出力のLSIを検査するLSI検査装置において、前記被検査LSIからのマルチ出力に対応する複数の期待値レベル情報を格納する第1メモリ部と、テスト結果が良品と判断される、前記期待値レベル情報に対しての許容幅情報を格納する第2メモリ部と、前記許容幅情報と前記期待値レベル情報とを加算し、上限許容値情報を発生させる良品上限値発生回路と、前記許容幅情報を前記期待値レベル情報から減算し、下限許容値情報を発生させる良品下限値発生回路と、前記被検査LSIからの出力値が前記上限許容値と前記下限許容値との間にあるか否かを判断する比較判定回路とを有することを特徴とするLSI検査装置。