Pat

J-GLOBAL ID：200903065995791978

半導体パッケ-ジ用チップ支持基板、半導体装置及び半導体装置の製造法

Inventor： 曽田 義樹 ,  宮田 浩司 ,  山崎 聡夫 ,  井上 文男 ,  坪松 良明 ,  中村 英博 ,  阿波野 康彦 ,  市村 茂樹 ,  湯佐 正己 ,  岩崎 順雄
Applicant, Patent owner： シャープ株式会社 ,  日立化成工業株式会社
Agent (1)： 若林 邦彦
Gazette classification：公開公報
Application number (International application number)：1997204546
Publication number (International publication number)：1998135247
Application date： Jul. 30, 1997
Publication date： May. 22, 1998
Summary：

【要約】【目的】 パッケージクラックを防止し信頼性に優れる小型の半導体装置の製造を可能とする半導体パッケージ用チップ支持基板及び半導体装置を提供する。【構成】 ポリイミドボンディングシート1に、アウター接続部2及び貫通穴(a)3、貫通穴(b)4を形成する。銅箔を接着後、インナー接続部5とアウター接続部2までの展開配線6及びダミーパターン7を形成する。打ち抜き金型を用いてフレーム状に打ち抜き、複数組のインナー接続部、展開配線、アウター接続部を形成した支持基板を準備する(図1a)。支持基板の半導体チップ搭載領域に、ダイボンドフィルム8を仮接着する(図1b)。仮接着したダイボンドフィルムを用いて、半導体チップ9を支持基板の所定の位置に接着し、金ワイヤ10をボンディングして電気的に接続する(図1c)。このようにして形成したものを半導体封止用エポキシ樹脂11を用いて封止する(図1d)。その後、アウター接続部にはんだボール12を配置し溶融させ(図1e)、最後にパンチにより個々のパッケージに分離させる(図1f)。

Claim (excerpt)：

A.絶縁性支持基板の一表面には複数の配線が形成されており、前記配線は少なくとも半導体チップ電極と接続するインナ-接続部及び半導体チップ搭載領域部を有すものであり、B.前記絶縁性支持基板には、前記絶縁性支持基板の前記配線が形成されている箇所であって前記インナ-接続部と導通するアウタ-接続部が設けらる箇所に、開口が設けられており、C.前記配線の半導体チップ搭載領域部を含めて半導体チップが搭載される箇所に、絶縁性のフィルム状接着材が載置形成されており、D.前記絶縁性支持基板の前記絶縁性フィルム状接着材が形成される箇所には、前記絶縁性のフィルム状接着材の平板性を維持するための少なくとも1つ以上の金属パタ-ンが形成されていることを特徴とする半導体パッケ-ジ用チップ支持基板。

IPC (5)：

H01L 21/52 ,  H01L 21/60 301 ,  H01L 23/12 ,  H01L 23/29 ,  H01L 23/31

FI (5)：

H01L 21/52 A ,  H01L 21/60 301 A ,  H01L 23/12 W ,  H01L 23/12 L ,  H01L 23/30 R