Pat

J-GLOBAL ID：200903066098995877

液晶表示装置のバイアス電圧発生回路

Inventor： 松岡 貞夫
Applicant, Patent owner： オプトレックス株式会社
Agent (1)： 岩壁 冬樹
Gazette classification：公開公報
Application number (International application number)：2000331389
Publication number (International publication number)：2002140040
Application date： Oct. 30, 2000
Publication date： May. 17, 2002
Summary：

【要約】【課題】 液晶表示装置のバイアス電圧発生回路においてΔVの値を小さくし、液晶表示装置の表示むらを低減する。【解決手段】 電圧発生回路100では、入力電圧(Vcc)がV0の電圧として用いられ、V5の電圧として接地レベルが用いられている。そして、V0-V5間の電圧が抵抗R1,R2,R3,R4,R5で分圧されてV1〜V4の電圧が生成される。さらに、V1〜V4の電圧は、演算増幅器11〜14を介して出力される。Vcc(最高位レベル)と演算増幅器13の出力側との間に、抵抗R03が接続され、演算増幅器12の出力側と接地レベル(最低位レベル)との間に、抵抗R25が接続されている。

Claim (excerpt)：

入力電圧を分圧し6レベルの電圧(V0,V1,V2,V3,V4,V5:V0>V1>V2>V3>V4>V5)を発生するバイアス電圧発生回路であって、中間の4レベルの電圧(V1,V2,V3,V4)を演算増幅器を介して出力する液晶表示装置のバイアス電圧発生回路において、最高レベルの電圧出力と中位の2レベルの電圧(V2,V3)のうちの低い方のレベルの電圧(V3)を出力する前記演算増幅器の出力側との間に抵抗が設けられ、中位の2レベルの電圧(V2,V3)のうちの高い方のレベルの電圧(V2)を出力する前記演算増幅器の出力側と最低レベルの電圧出力との間に抵抗が設けられていることを特徴とする液晶表示装置のバイアス電圧発生回路。

IPC (4)：

G09G 3/36 ,  G02F 1/133 520 ,  G09G 3/20 612 ,  G09G 3/20 642

FI (4)：

G09G 3/36 ,  G02F 1/133 520 ,  G09G 3/20 612 E ,  G09G 3/20 642 A

F-Term (17)：

2H093NC04 ,  2H093NC18 ,  2H093ND05 ,  2H093NF13 ,  5C006AC02 ,  5C006BB12 ,  5C006BF25 ,  5C006BF43 ,  5C006EB05 ,  5C006FA22 ,  5C080AA10 ,  5C080BB05 ,  5C080DD05 ,  5C080EE01 ,  5C080FF09 ,  5C080JJ02 ,  5C080JJ04