Pat

J-GLOBAL ID：200903066163618903

強誘電性メモリ回路の形成方法及び強誘電性コンデンサの形成方法

Inventor： ディヴィシュ・エヌ・パテル ,  ダグラス・シェルドン
Applicant, Patent owner： ラムトロン・インターナショナル・コーポレーション
Agent (1)： 大垣 孝
Gazette classification：公開公報
Application number (International application number)：1993035838
Publication number (International publication number)：1994013565
Application date： Feb. 24, 1993
Publication date： Jan. 21, 1994
Summary：

【要約】【目的】 強誘電性コンデンサの強誘電特性の改善を図ること。【構成】 集積回路に使用される強誘電性コンデンサを形成する方法は、層を次々に形成し、各層の形成後、酸素又はオゾンアニールにより構造体をアニールする工程より成る。特に、強誘電体層の形成後、オゾンアニールが行われる。

Claim (excerpt)：

強誘電性メモリ回路を形成するに当り、下地上に下部電極構造を形成する工程と、前記下部電極上に、強誘電体層を設ける工程と、第一のアニールをオゾン雰囲気中で行う工程と、前記強誘電体層上に、上部電極を形成する工程と、前記上部電極を画成する工程と、第二のアニールを行う工程と、前記下部電極を画成する工程と、第三のアニールを行う工程と、前記上部電極、前記強誘電体層、前記下部電極上に、ガラス層を設ける工程と、前記ガラス層に、前記上部電極及び前記下部電極へ達する個別のコンタクト窓をそれぞれ画成する工程と、第四のアニールを行う工程と、前記ガラス層に、前記基板へ達する別のコンタクト窓を画成する工程と、前記ガラス層上及びそれぞれの前記コンタクト窓内に金属配線層を形成する工程と、前記金属配線層を画成する工程と、第五のアニールを行う工程とを含むことを特徴とする強誘電性メモリ回路の形成方法。

IPC (6)：

H01L 27/10 451 ,  G11C 11/22 ,  H01L 21/31 ,  H01L 21/324 ,  H01L 27/04 ,  H01L 27/108

Patent cited by the Patent：

Cited by examiner (1)

• 特開平2-290079