Pat

J-GLOBAL ID：200903066193917719

薄膜トランジスタおよびその製造方法

Inventor： 島野 卓也
Applicant, Patent owner： 株式会社東芝
Agent (1)： 樺澤 襄 (外2名)
Gazette classification：公開公報
Application number (International application number)：1994186194
Publication number (International publication number)：1996050306
Application date： Aug. 08, 1994
Publication date： Feb. 20, 1996
Summary：

【要約】【目的】 低抵抗半導体層の形成にイオン注入法を用いた場合に、チャネル領域における非晶質硅素薄膜の膜厚を充分に確保でき、比較的低い加速電圧により、低抵抗半導体層とソース電極およびドレイン電極との電気的接続が容易かつ確実に得られる薄膜トランジスタを提供する。【構成】 絶縁基板21の上面に遮光膜22を介して絶縁膜23を形成する。絶縁膜23上に、ソース電極24およびドレイン電極25を形成し、少なくとも一部とそれぞれ積層する非晶質硅素薄膜27を形成する。ソース電極24とドレイン電極25との積層部分を、不純物イオンを含むイオンの注入による低抵抗半導体層23とする。非晶質硅素薄膜27上に、ゲート絶縁膜28およびゲート電極29を順次積層形成する。ゲート絶縁膜28は、ゲート電極29と接合した部分の膜厚が、ソース電極24およびドレイン電極25に対応する領域の膜厚より厚い。

Claim (excerpt)：

絶縁基板上に形成されたソース電極およびドレイン電極と、これらソース電極およびドレイン電極のそれぞれ少なくとも一部と積層され、これらソース電極およびドレイン電極間に相当する絶縁基板上を覆うように形成され、少なくとも前記各ソース電極およびドレイン電極の積層部分を、不純物イオンを含むイオンの注入による低抵抗半導体層とした非晶質硅素薄膜と、この非晶質硅素薄膜上に積層形成されたゲート絶縁膜と、このゲート絶縁膜上の少なくとも前記ソース電極およびドレイン電極間に相当する領域に積層形成されたゲート電極とを備え、前記ゲート絶縁膜は、前記ゲート電極と接合した部分の膜厚が、ソース電極およびドレイン電極に対応する領域の膜厚より厚いことを特徴とする薄膜トランジスタ。

IPC (3)：

G02F 1/136 500 ,  H01L 29/786 ,  H01L 21/336

FI (4)：

H01L 29/78 616 S ,  H01L 29/78 617 S ,  H01L 29/78 617 U ,  H01L 29/78 618 E