Pat
J-GLOBAL ID：200903066261891880

絶縁膜の評価方法、その評価装置及びその評価装置の製造方法

Inventor：
山中 通成

About 山中 通成

, 
山田 隆順

About 山田 隆順

, 
中岡 弘明

About 中岡 弘明

, 
山下 武志

About 山下 武志


Applicant, Patent owner：
松下電器産業株式会社

About 松下電器産業株式会社


Agent (1)： 前田 弘 (外7名)
Gazette classification：公開公報
Application number (International application number)：2002219379
Publication number (International publication number)：2003133383
Application date： Jul. 29, 2002
Publication date： May. 09, 2003
Summary：
【要約】【課題】 ドライエッチ工程における絶縁膜の損傷を半導体基板の全面にわたって簡便に且つ確実に評価できるようにする。【解決手段】 シリコンからなる半導体基板11の主面上には、ゲート絶縁膜14が形成され、その上のp+ 型層13のほぼ中央部分には、n型のポリシリコンからなるゲート電極15が形成されている。p+ 型層13におけるゲート電極15の側方の領域には、p+ 型層13よりも浅い接合面を持つn+ 型層16が形成されている。ゲート絶縁膜14の上には、ゲート電極15及び絶縁膜17を覆うように、n型のポリシリコンからなる測定用電極20が形成されている。測定用電極20と半導体基板11との間に、p+ 型層13とn+ 型層16とからなるpn接合に対して逆バイアスとなるように測定電圧を印加して、pn接合間のリーク電流を測定する。
Claim (excerpt)：
上部に第1導電型の第1半導体領域を有する半導体基板の上に絶縁膜を形成する第1の工程と、前記絶縁膜の上に電極パターンを選択的に形成する第2の工程と、前記電極パターンをマスクとして第2導電型の不純物を前記半導体基板に導入して、前記第1半導体領域の上部に第2導電型の第2半導体領域を形成することにより、前記第1半導体領域と前記第2半導体領域との界面にpn接合を形成する第3の工程と、前記絶縁膜の上に前記電極パターンと電気的に絶縁された測定用電極を形成する第4の工程と、前記測定用電極と前記半導体基板との間に前記絶縁膜を介して測定電圧を印加し、前記pn接合をリークするリーク電流を測定することにより、前記絶縁膜又は前記半導体基板の損傷を評価する第5の工程とを備えていることを特徴とする絶縁膜の評価方法。
F-Term (6)：
4M106AA01 ,  4M106AA07 ,  4M106AB02 ,  4M106BA14 ,  4M106CA04 ,  4M106DJ27
Patent cited by the Patent：
Cited by examiner (4)
Show all

Return to Previous Page

TOP

BOTTOM