Pat

J-GLOBAL ID：200903066310413360

半導体装置及びその製造方法

Inventor： 馬渕 勝司
Applicant, Patent owner： 三洋電機株式会社
Agent (1)： 河野 登夫
Gazette classification：公開公報
Application number (International application number)：1991234114
Publication number (International publication number)：1993047757
Application date： Aug. 20, 1991
Publication date： Feb. 26, 1993
Summary：

【要約】【目的】 一定面積内で多くの配線数を有し、且つ抵抗の小さい半導体装置を製造することを目的とする。【構成】 下地層6上に形成したレジスト層2により(a) 、その断面が下地層6に対して垂直または開口部分より底面部分が広がるようにエッチングし(b) 、レジスト層2除去後(c) に配線材料3を堆積させることで段差によって互いに分離された配線密度の高い電導体パターンを形成する(d) 。

Claim (excerpt)：

複数の電導体を有する半導体装置において、その表面に前記導電体が形成される下地層にその断面が垂直または開口部分より底面部分が広がるような段差が形成されており、その上部表面部分と底面部分に堆積され形成した複数の電導体が、この段差によって互いに分離された構造を有することを特徴とする半導体装置。

IPC (3)：

H01L 21/3205 ,  H01L 21/203 ,  H01L 21/302