Pat

J-GLOBAL ID：200903066315424344

半導体実装方法

Inventor： 吉野 利枝佳 ,  田中 敬
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1997022810
Publication number (International publication number)：1998223686
Application date： Feb. 05, 1997
Publication date： Aug. 21, 1998
Summary：

【要約】【課題】 本発明の目的は、実装後絶縁性樹脂部にボイドの発生しない、接続信頼性の高いフリップチップ実装を得ることにある。【解決手段】 基板ベーク工程(S101)では、半導体チップを配線基板上に実装する前に、予め配線基板がベーキングされてビルドアップ層の絶縁層を形成する感光性エポキシの未硬化部分を硬化・揮発させる。次工程(S102)では、配線基板の半導体チップの搭載される位置に熱硬化性の絶縁性樹脂が供給される。そして、マウント工程(S104)において、半導体チップと前記配線基板を位置合わせし、半導体チップを前記配線基板に加圧し、半導体チップの電極と配線基板の電極を接触させ、加圧した状態で絶縁性樹脂を硬化させる。

Claim (excerpt)：

半導体チップを配線基板上に実装する方法において、半導体チップを配線基板上に実装する前に、予め配線基板をベーキングする第1の工程と、前記配線基板の前記半導体チップの搭載される位置に熱硬化性の絶縁性樹脂を供給する第2の工程と、前記半導体チップと前記配線基板を位置合わせし、前記半導体チップを前記配線基板に加圧し、前記半導体チップの電極と前記配線基板の電極を接触させ、加圧した状態で前記絶縁性樹脂を硬化させる第3の工程とを含むことを特徴とする半導体実装方法。