Pat

J-GLOBAL ID：200903066320503139

状態変化検知記録回路

Inventor： 田ノ下 勝
Applicant, Patent owner： 富士ファコム制御株式会社
Agent (1)： 大菅 義之
Gazette classification：公開公報
Application number (International application number)：1992347875
Publication number (International publication number)：1994202715
Application date： Dec. 28, 1992
Publication date： Jul. 22, 1994
Summary：

【要約】 (修正有)【目的】 データの状態変化を高速に検知し、かつ規模が小型で価格も低廉な状態変化検知記録回路を提供する。【構成】 メモリ制御回路21は、CPUからシステムバスAを介して入力されるアドレスad及びライト信号wrに基づいて、検知用メモリ12、状変値用メモリ制御回路23、バッファ15、16、17を制御する。演算器13は検知用メモリ12の旧データd1とシステムバスAの新データdtを演算して状態変化値sdを出力する。検知用メモリ制御回路21aは、状態変化値sdを監視し、新データdtが状態変化しないとき、新データdtを検知用メモリ12に書き込まないようにメモリ制御回路21を制御する。状変値用メモリ制御回路23は、状態変化があったとき、状変値用メモリ14のアドレスセレクタ24を介してアドレスポインタ22から入力されるアドレスに、状態変化値sdと新データdtのアドレスadとが順次書き込まれる。

Claim (excerpt)：

状態変化の検知対象となるデータを格納するデータメモリ(1)と、該データメモリ(1)に新データが書き込まれる前に、前記データメモリ(1)の前記新データが書き込まれるアドレスから旧データを読み出す読出手段(2)と、該読出手段(2)により前記データメモリ(1)から読み出された前記旧データと前記データメモリ(1)に書き込まれるべき前記新データとの間の状態変化の情報を作成する作成手段(3)と、該作成手段(3)により作成される前記新データと前記旧データ間の状態変化の情報を記録する記録手段(4)と、前記データメモリ(1)から前記旧データが読み出された後、前記データメモリ(1)に前記新データを書き込む書込手段(5)と、を有することを特徴とする状態変化検知記録回路。

IPC (2)：

G05B 19/05 ,  G05B 23/02 301