Pat
J-GLOBAL ID：200903066335123120
絶縁ゲート型半導体装置
Inventor：
,
Applicant, Patent owner：
Agent (1)：
則近 憲佑
Gazette classification：公開公報
Application number (International application number)：1995074325
Publication number (International publication number)：1996274301
Application date： Mar. 31, 1995
Publication date： Oct. 18, 1996
Summary：
【要約】 (修正有)【目的】 埋め込み絶縁ゲート構造を有する半導体装置においてゲート容量を低減する。【構成】 埋め込み絶縁ゲート6を有する溝4の内壁に反転層が形成されない部分を有し、その部分の絶縁膜厚を厚くし、ゲート容量を低減する。【効果】 埋め込み絶縁ゲートのゲート容量を低減し、素子のスイッチング時間を小さくできる。
Claim (excerpt)：
第1導電型エミッタ層と、この第1導電型エミッタ層上に形成された第2導電型ベースと、この第2導電型ベース層に接して形成された第1導電型ベース層と、この第1導電型ベース層内に前記第2導電型ベースに達する深さに形成された溝にゲート絶縁膜を介して埋め込み形成されたゲート電極と、前記溝の側壁に接するように前記第1導電型ベース層の表面に形成された第2導電型エミッタ層とを具備する絶縁ゲート型半導体装置において、前記溝側壁のうち、前記第2導電型エミッタ層が接していない側の絶縁膜厚を、第2導電型エミッタ層が接する側の絶縁膜厚よりも厚くしたことを特徴とする絶縁ゲート型半導体装置。
FI (2)：
H01L 29/74 D
, H01L 29/74 N
