Pat

J-GLOBAL ID：200903066340058255

半導体装置及びその製造方法

Inventor： 東郷 光洋
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1993078399
Publication number (International publication number)：1994291195
Application date： Apr. 06, 1993
Publication date： Oct. 18, 1994
Summary：

【要約】【目的】金属配線のストレスマイグレーションやエレクトロマイグレーションに起因する断線を防止する。【構成】SiO2 膜3に設け且つ底部にバリアメタル膜2を設けたコンタクトホール4内とSiO2 膜7に設けた溝8内のそれぞれに水銀合金膜5,9を充填して密閉し、液体状の配線を形成することにより、ストレスマイグレーションやエレクトロマイグレーションの発生を抑えることができる。

Claim (excerpt)：

半導体基板上に設けた第1の絶縁膜と、前記第1の絶縁膜に設けた接続孔と、前記接続孔の底部に露出する下層の導電層の表面に設けた第1のバリアメタル膜と、前記第1のバイアメタル膜上の前記接続孔内に充填して設けた水銀又は水銀合金膜と、前記接続孔の上面に設けて前記水銀又は水銀合金膜を接続孔内に密閉する第2のバリアメタル膜と、前記第2のバリアメタル膜を含む表面に設けた第2の絶縁膜と、前記第2のバリアメタル膜上を含む前記第2の絶縁膜に設けた配線形成用の溝と、前記構内に充填して設けた水銀又は水銀合金膜からなる配線と、前記配線を含む表面に設けて配線を溝内に密閉する第3の絶縁膜とを有することを特徴とする半導体装置。

IPC (4)：

H01L 21/90 ,  H01L 21/203 ,  H01L 21/3205 ,  H01L 29/46