Pat

J-GLOBAL ID：200903066508956572

半導体装置の製造方法

Inventor： 飯沼 俊彦 ,  松尾 浩司
Applicant, Patent owner： 株式会社東芝
Agent (1)： 鈴江 武彦 (外6名)
Gazette classification：公開公報
Application number (International application number)：2000174058
Publication number (International publication number)：2001352058
Application date： Jun. 09, 2000
Publication date： Dec. 21, 2001
Summary：

【要約】【課題】CoSi2 膜の耐熱性の向上を図れるサリサイドプロセスを実現すること。【解決手段】ソース/ドレイン拡散層6およびゲート電極5の上にCoSi膜10を自己整合的に形成し、次にCoSi膜10中に炭素またはキセノンをイオン注入してから、熱処理によりCoSi膜10をそれよりも低抵抗のCoSi2 膜11に変える。

Claim (excerpt)：

単結晶シリコンからなる基板の素子形成領域内にMOSFETのソース/ドレイン拡散層および上面がポリシリコンからなるゲート電極を形成する工程と、前記ソース/ドレイン拡散層および前記ゲート電極の上にコバルトモノシリサイド膜を自己整合的に形成する工程と、前記コバルトモノシリサイド膜中に窒素以外の元素を導入した後、熱処理により前記コバルトモノシリサイド膜をコバルトダイシリサイド膜に変える工程とを有することを特徴とする半導体装置の製造方法。

IPC (5)：

H01L 29/78 ,  H01L 21/336 ,  H01L 21/28 ,  H01L 21/28 301 ,  H01L 21/76

FI (6)：

H01L 21/28 B ,  H01L 21/28 301 D ,  H01L 21/28 301 S ,  H01L 29/78 301 P ,  H01L 21/76 L ,  H01L 29/78 301 G

F-Term (55)：

4M104AA01 ,  4M104AA09 ,  4M104BB01 ,  4M104BB20 ,  4M104CC01 ,  4M104CC05 ,  4M104DD02 ,  4M104DD23 ,  4M104DD26 ,  4M104DD55 ,  4M104DD64 ,  4M104DD66 ,  4M104DD79 ,  4M104DD80 ,  4M104DD84 ,  4M104DD89 ,  4M104EE03 ,  4M104EE09 ,  4M104EE14 ,  4M104EE17 ,  4M104FF13 ,  4M104FF14 ,  4M104FF18 ,  4M104FF28 ,  4M104GG09 ,  4M104GG16 ,  4M104HH16 ,  4M104HH20 ,  5F032AA34 ,  5F032AA44 ,  5F032AA54 ,  5F032CA03 ,  5F032CA17 ,  5F032DA25 ,  5F032DA33 ,  5F032DA43 ,  5F032DA74 ,  5F032DA78 ,  5F040DA10 ,  5F040DC01 ,  5F040EC01 ,  5F040EC06 ,  5F040EC07 ,  5F040EC13 ,  5F040EF02 ,  5F040EF03 ,  5F040EF11 ,  5F040EH07 ,  5F040EK05 ,  5F040FA07 ,  5F040FB02 ,  5F040FC11 ,  5F040FC15 ,  5F040FC19 ,  5F040FC21