Pat
J-GLOBAL ID：200903066538229721
半導体装置の製造方法
Inventor：
,
Applicant, Patent owner：
Agent (1)：
三好 秀和 (外4名)
Gazette classification：公開公報
Application number (International application number)：1991259267
Publication number (International publication number)：1993102297
Application date： Oct. 07, 1991
Publication date： Apr. 23, 1993
Summary：
【要約】【目的】 溝底部の曲率半径を増大し、基板内の結晶欠陥の発生を抑制して、素子特性を向上することを目的とする。【構成】 基板1に形成された溝3の側面に側壁保護膜4を形成する工程と、側壁保護膜4をマスクとして溝3の底部を等方性エッチングし、溝3の底部に丸み3aを持たせる工程とを含む。
Claim (excerpt)：
半導体基板に溝を形成し、前記溝に絶縁膜を埋込むことにより素子分離を行う半導体装置の製造方法において、前記溝の側面に側壁保護膜を形成する工程と、前記側壁保護膜をマスクとして前記溝の底部を等方性エッチングし、前記溝の底部に丸みを持たせる工程とを含むことを特徴とする半導体装置の製造方法。
IPC (3)：
H01L 21/76
, H01L 21/302
, H01L 21/316
Cited by examiner (6)
Show all
Return to Previous Page
