Pat

J-GLOBAL ID：200903066614206884

スキャンフリップフロップ

Inventor： 竹岡 貞巳
Applicant, Patent owner： 松下電器産業株式会社
Agent (1)： 前田 弘 (外1名)
Gazette classification：公開公報
Application number (International application number)：1999121117
Publication number (International publication number)：2000310671
Application date： Apr. 28, 1999
Publication date： Nov. 07, 2000
Summary：

【要約】【課題】 スキャンモードとキャプチャモードとの双方でミスラッチを生じないスキャンフリップフロップを提供する。【解決手段】 スキャンモードとキャプチャモードとのいずれでも、3段のデータ保持回路12,13,14を使用する。第1の回路12は、クロック(CK)信号が0である間は入力セレクタ11により選択入力された信号をそのまま出力し、CK信号が1である間は該CK信号の立ち上がり時点における入力セレクタ11の選択入力信号を保持出力する。第2の回路13は、CK信号が1である間は第1の回路12の出力信号をそのまま出力し、CK信号が0である間は該CK信号の立ち下がり時点における第1の回路12の出力信号を保持出力する。第3の回路14は、CK信号が0である間は第2の回路13の出力信号をそのまま出力し、CK信号が1である間は該CK信号の立ち上がり時点における第2の回路13の出力信号を保持出力する。

Claim (excerpt)：

テストイネーブル端子と、クロック端子と、データ入力端子と、データ出力端子とを備えたスキャンフリップフロップであって、前記テストイネーブル端子に通常モードを示す信号が入力された場合には、前記クロック端子に入力されたクロック信号の立ち上がりエッジに同期して、前記データ入力端子の信号を取り込んで、直ちにその信号を前記データ出力端子から出力し、前記テストイネーブル端子にテストモードを示す信号が入力された場合には、前記クロック端子に入力されたクロック信号の立ち上がりエッジに同期して、前記データ入力端子の信号を一旦取り込み、前記クロック端子に入力されたクロック信号の次の立ち下がりエッジに同期して、前記取り込んだ信号を前記データ出力端子から出力するように構成されたことを特徴とするスキャンフリップフロップ。

IPC (2)：

G01R 31/28 ,  H03K 19/00

FI (2)：

G01R 31/28 G ,  H03K 19/00 B

F-Term (17)：

2G032AA04 ,  2G032AC10 ,  2G032AG07 ,  2G032AK14 ,  2G032AK15 ,  2G032AK16 ,  5J056AA00 ,  5J056BB21 ,  5J056BB60 ,  5J056CC00 ,  5J056CC14 ,  5J056FF01 ,  5J056FF07 ,  5J056KK00 ,  9A001BB05 ,  9A001KK37 ,  9A001LL05