Pat
J-GLOBAL ID：200903066677048103
誘電体薄膜の製造方法
Inventor：
Applicant, Patent owner：
Agent (1)：
北野 好人
Gazette classification：公開公報
Application number (International application number)：1992348259
Publication number (International publication number)：1994204430
Application date： Dec. 28, 1992
Publication date： Jul. 22, 1994
Summary：
【要約】【目的】 本発明は、誘電体薄膜、特にダイナミックRAM等の半導体メモリに用いられる誘電体薄膜の製造方法に関し、バルク本来の誘電率に非常に近い、高い誘電率の誘電体薄膜を製造することができる誘電体薄膜の製造方法を提供することを目的とする。【構成】 シリコン基板10上にチタン層12、白金層14を続けて堆積させる。次に、白金層14上に誘電体層16を堆積させる。続いて、成長した誘電体層16における白金層14との界面近傍に酸素イオンを注入して、イオン注入層18を形成する。続いて、400°C〜700°C位の温度の酸素雰囲気中で、1時間程度アニールをする。次に、誘電体層16をエッチングして、下部電極となる白金層14を露出させるとともに、誘電体層16をパターニングする。続いて、誘電体層16上に上部電極となる白金電極20を形成する。
Claim (excerpt)：
下地膜上に誘電体薄膜を形成する誘電体薄膜の製造方法において、前記誘電体薄膜の形成後に、前記誘電体薄膜と前記下地膜との界面近傍にイオン注入をする第1の工程と、前記誘電体薄膜をアニールする第2の工程とを有することを特徴とする誘電体薄膜の製造方法。
IPC (2)：
Return to Previous Page
