Pat
J-GLOBAL ID：200903066909359674
絶縁ゲイト型半導体装置の作製方法
Inventor：
,
Applicant, Patent owner：
Gazette classification：公開公報
Application number (International application number)：1991238710
Publication number (International publication number)：1993055249
Application date： Aug. 26, 1991
Publication date： Mar. 05, 1993
Summary：
【要約】【構成】 MOSFETにおいて、LDD領域を形成するにあたって、最初に、ゲイト電極となるべき部分をマスクとしてセルフアライン法で高濃度不純物領域(第1の不純物領域)を形成したのち、等法的エッチング法によってゲイト電極となるべき部分をエッチングし、ゲイト電極を形成し、その後、ゲイト電極をマスクとしてセルフアライン法で低濃度不純物領域(第2の不純物領域)を形成することを特徴とする半導体装置の作製方法。
Claim (excerpt)：
半導体上に形成された絶縁性被膜上に、ゲイト電極となるべき部分を形成する工程と、前記部分をマスクとして不純物を半導体中に導入し、自己整合的に第1の不純物領域を形成する工程と、前記部分の少なくとも側面をエッチングによって除去してゲイト電極を形成する工程と、前記ゲイト電極をマスクとして不純物を半導体中に導入し、自己整合的に第2の不純物領域を形成する工程とを有することを特徴とする絶縁ゲイト型半導体装置の作製方法。
IPC (2)：
H01L 21/336
, H01L 29/784
H01L 29/78 301 L
, H01L 29/78 311 P
Cited by examiner (9)
Show all
Return to Previous Page
