Pat

J-GLOBAL ID：200903066914543238

半導体装置およびその製造方法

Inventor： 稲葉 聡
Applicant, Patent owner： 株式会社東芝
Agent (1)： 鈴江 武彦
Gazette classification：公開公報
Application number (International application number)：1993213027
Publication number (International publication number)：1995066407
Application date： Aug. 27, 1993
Publication date： Mar. 10, 1995
Summary：

【要約】【目的】ゲート長が0.1μm程度の極微細なMOSFETの信号遅延を小さくすること。【構成】シリコン基板1の表面に形成されたソース拡散層4,ドレイン拡散層5と、ソース拡散層4とドレイン拡散層5との間のシリコン基板1上にゲート酸化膜2を介して設けられたゲート電極3と、ドレイン側の誘電率がソース側のそれよりも低いゲート側壁絶縁膜6,7とを備えている。

Claim (excerpt)：

半導体基板の表面に形成されたソース領域およびドレイン領域と、前記ソース領域と前記ドレイン領域との間の前記半導体基板上にゲート絶縁膜を介して設けられたゲート電極と、前記ゲート電極のソース領域側の側壁に設けられた第1の側壁絶縁膜と、前記ゲート電極のドレイン側の側壁に設けられ、前記ドレイン領域に隣接し、前記第1の側壁絶縁膜よりも誘電率の低い第2の側壁ゲート絶縁膜とを具備してなることを特徴とする半導体装置。

IPC (2)：

H01L 29/78 ,  H01L 21/336

FI (2)：

H01L 29/78 301 L ,  H01L 29/78 301 G

Patent cited by the Patent：

Cited by examiner (3)

• 特開平3-166735
  
• 特開昭62-274665
  
• 特開平3-204941