Pat

J-GLOBAL ID：200903067235272795

埋め込み構造半導体レーザの製造方法

Inventor： 近藤 康洋
Applicant, Patent owner： 日本電信電話株式会社
Agent (1)： 山川 政樹
Gazette classification：公開公報
Application number (International application number)：1993258934
Publication number (International publication number)：1995094828
Application date： Sep. 24, 1993
Publication date： Apr. 07, 1995
Summary：

【要約】【目的】 広い範囲(メサ構造,成長条件)において簡単な製作工程で良好な発振特性を示し、成長条件などの変化に影響されず、再現性良く、高い歩留まりで埋め込み構造半導体レーザを作製する。【構成】 n形InP基板1上にSeドープn形InPバッファ層3,アンドープInGaAsP活性層4およびp形InPクラッド層5をMOVPEによって成長し、フォトリソグラフィおよび選択エッチングによって〈011〉方向にメサストライプ構造を形成し、n形InP基板1の全面にMOVPEによりp形InP電流ブロック層6,Seドープn形InP電流閉じ込め層7を堆積し、n形InP基板1の表面をエッチングしてメサストライプ上部表面のみにp形InP電流ブロック層6が現れるように加工し、p形InP電流ブロック層6およびn形InP電流閉じ込め層7上にp形InPオーバークラッド層8,p形InGaAsPキャップ層9を堆積する。

Claim (excerpt)：

n形(100)III-V 族化合物半導体基板上に活性領域を有する〈011〉方向のメサストライプを形成する第1の工程と、前記半導体基板全面に有機金属気相成長法によりp形半導体電流ブロック層,所定の濃度のVI族元素をドーピングしたn形半導体電流閉じ込め層を堆積する第2の工程と、前記半導体基板表面をエッチングして前記メサストライプ上部表面のみに前記p形半導体電流ブロック層が現れるように加工する第3の工程と、前記p形半導体電流ブロック層およびn形半導体電流閉じ込め層上にp形半導体オーバークラッド層,p形半導体キャップ層を堆積する第4の工程と、を有することを特徴とする埋め込み構造半導体レーザの製造方法。