Pat

J-GLOBAL ID：200903067265588746

半導体装置の製造方法

Inventor： 冨田 健一
Applicant, Patent owner： 株式会社東芝
Agent (1)： 鈴江 武彦
Gazette classification：公開公報
Application number (International application number)：1995026922
Publication number (International publication number)：1996222559
Application date： Feb. 15, 1995
Publication date： Aug. 30, 1996
Summary：

【要約】【目的】半導体装置の層間絶縁膜あるいはトップパッシベーション膜を形成する際、下地配線の配線間隔部内で隅部の絶縁が脆弱な箇所が発生しないように、絶縁膜の断面がオーバーハング形状を呈さないように防止する。【構成】半導体基板10上の絶縁膜11上に配線パターン12を形成した後、半導体基板を収容した反応室内にSiH4 ガスおよびH2 O2 を導入し、665Pa以下の真空中、-10°C以上+10°C以下の温度範囲内で互いに反応させ、リフロー形状を有するリフローSiO2 膜13を配線パターンを完全には被覆しない膜厚まで形成する工程と、これに引き続き、真空中で連続的に半導体基板上にプラズマCVD法によりプラズマCVD絶縁膜14を堆積形成する工程とを具備することを特徴とする。

Claim (excerpt)：

半導体基板上の絶縁膜上に配線パターンを形成する工程と、上記配線パターンを形成後の半導体基板を収容した反応室内にSiH4 ガスおよびH2 O2 を導入し、665Pa以下の真空中、-10°C以上+10°C以下の温度範囲内で互いに反応させ、リフロー形状を有するリフローSiO2 膜を上記配線パターンを完全には被覆しない膜厚まで形成するリフロー膜形成工程と、上記リフロー膜形成工程に引き続き、所定の真空中で連続的に前記半導体基板上にプラズマCVD法によりプラズマCVD絶縁膜を堆積形成するプラズマCVD絶縁膜形成工程とを具備することを特徴とする半導体装置の製造方法。

IPC (4)：

H01L 21/316 ,  H01L 21/205 ,  H01L 21/31 ,  H01L 21/768

FI (5)：

H01L 21/316 X ,  H01L 21/205 ,  H01L 21/31 C ,  H01L 21/90 P ,  H01L 21/90 M