Pat

J-GLOBAL ID：200903067319517483

半導体装置の製造方法

Inventor： 小島 義則
Applicant, Patent owner： 富士通株式会社
Agent (1)： 北野 好人
Gazette classification：公開公報
Application number (International application number)：1994242888
Publication number (International publication number)：1996107051
Application date： Oct. 06, 1994
Publication date： Apr. 23, 1996
Summary：

【要約】【目的】 非晶質カーボン膜を反射防止膜に用いてパターニングを行う際に、レジストパターンに裾引きが発生せず、微細なパターンが十分なフォーカスマージンをもってパターニングできる半導体装置の製造方法を提供する。【構成】 被加工体上に、70°C以下の成膜温度において、スパッタ法により非晶質カーボン膜を堆積する非晶質カーボン膜堆積工程と、非晶質カーボン膜上に、レジストパターンを形成するレジストパターン形成工程と、レジストパターンをマスクとして、非晶質カーボン膜及び被加工体をエッチングするエッチング工程とを有する。

Claim (excerpt)：

被加工体上に、70°C以下の成膜温度において、スパッタ法により非晶質カーボン膜を堆積する非晶質カーボン膜堆積工程と、前記非晶質カーボン膜上に、レジストパターンを形成するレジストパターン形成工程と、前記レジストパターンをマスクとして、前記非晶質カーボン膜及び前記被加工体をエッチングするエッチング工程とを有することを特徴とする半導体装置の製造方法。