Pat

J-GLOBAL ID：200903067365006639

半導体装置およびその製造方法

Inventor： 宇佐美 光雄 ,  辻 和隆 ,  齋藤 武志 ,  佐藤 朗 ,  鮫島 賢二 ,  宝木 和夫 ,  安信 千津子
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 小川 勝男
Gazette classification：再公表公報
Application number (International application number)：JP1999006944
Publication number (International publication number)：WO2000036555
Application date： Dec. 10, 1999
Publication date： Jun. 22, 2000
Summary：

【要約】本願は紙又はフィルム状の媒体の偽造防止を有効に行うための方法を提供するものである。その解決手段の例は、媒体のなかの0.5mm角以下で薄型のアンテナ付き半導体チップを埋め込み、その半導体チップの側壁は酸化膜によって形成され且つエッチングによって半導体チップ分離されている。半導体チップのサイズを0.5mm以下に限定することにより、曲げ、集中過重に対して改善でき、又エッチング分離によって亀裂破壊のない半導体チップとなり、又側壁の酸化膜によってアンテナとの接着時にエッジ部分のショートが防止でき簡便な工程が採用できる。

Claim (excerpt)：

半導体チップの平面寸法が長辺0.5mm以下であって、当該半導体チップは紙またはフィルム状の媒体の中にアンテナ付きの状態で挿入され複数ビットの情報を送出することを特徴とする半導体装置。

IPC (3)：

G06K 19/00 ,  B42D 15/10 521 ,  D21H 21/48

FI (3)：

G06K 19/00 Q ,  B42D 15/10 521 ,  D21H 21/48