Pat

J-GLOBAL ID：200903067386618588

半導体装置の製造方法

Inventor： 丹羽 義幸 ,  原田 秀樹
Applicant, Patent owner： 富士通株式会社 ,  株式会社九州富士通エレクトロニクス
Agent (1)： 井桁 貞一
Gazette classification：公開公報
Application number (International application number)：1992038299
Publication number (International publication number)：1993235157
Application date： Feb. 26, 1992
Publication date： Sep. 10, 1993
Summary：

【要約】【目的】 分離絶縁膜の形成方法に関し,厚膜化しても段差がなく且つバーズビークの発生をなくしデバイスの微細化と高速化をはかることを目的とする。【構成】 フィールド領域に分離絶縁膜を形成する方法であって,半導体基板1上に耐研磨膜2を被着し, 幅の異なる複数の該フィールド領域の該耐研磨膜および該基板をエッチングして該基板に溝を形成する工程と, 該基板上にスピンオングラス(SOG) 膜3を回転塗布して幅の狭いフィールド領域の溝を完全に埋め込む工程と, 幅の広いフィールド領域における膜厚が溝の深さと同じ程度になる厚さで絶縁膜4を該基板上に堆積する工程と, 該耐研磨膜2をストッパにして該絶縁膜4をポリッシングし,次いで該耐研磨膜2を除去し,露出した該半導体基板に素子形成する工程を有する半導体装置の製造方法により達成される。Xように構成する。

Claim (excerpt)：

フィールド領域に分離絶縁膜を形成する方法であって,半導体基板(1) 上に耐研磨膜(2) を被着し, 幅の異なる複数の該フィールド領域の該耐研磨膜および該基板をエッチングして該基板に溝を形成する工程と,該基板上にスピンオングラス(SOG) 膜(3)を回転塗布して幅の狭いフィールド領域の溝を完全に埋め込む工程と,幅の広いフィールド領域における膜厚が溝の深さと同じ程度になる厚さで絶縁膜(4)を該基板上に堆積する工程と,該耐研磨膜をストッパにして該絶縁膜をポリッシングし,次いで該耐研磨膜を除去し,露出した該半導体基板に素子形成する工程を有することを特徴とする半導体装置の製造方法。