Pat

J-GLOBAL ID：200903067392910177

半導体メモリ

Inventor： 堀口 真志 ,  川尻 良樹 ,  秋葉 武定 ,  河原 尊之 ,  橘川 五郎 ,  青木 正和
Applicant, Patent owner： 株式会社日立製作所 ,  日立デバイスエンジニアリング株式会社
Agent (1)： 小川 勝男
Gazette classification：公開公報
Application number (International application number)：1992226895
Publication number (International publication number)：1994076595
Application date： Aug. 26, 1992
Publication date： Mar. 18, 1994
Summary：

【要約】【目的】本発明の目的は、汎用メモリにも適用可能な、電源電流過大の不良を効率よく修復できる欠陥救済方式を提供することにある。【構成】複数個の正規のメモリマット(10)と予備のメモリマット(20)とを用意し、各マット毎に設けたスイッチ回路(50、60)によって電源および信号の供給を停止できるようにする。チップ上に設けたROM(51、61、62)によって上記スイッチ回路を制御して、不良メモリマットへの電源および信号の供給を停止し、かわりに予備メモリマットに電源および信号を供給するようにする。【効果】従来の欠陥救済技術では修復できなかった汎用メモリの電源電流過大の不良を、少ないチップ面積増加で修復できる。

Claim (excerpt)：

それぞれ複数のメモリセルを含む複数の正規のメモリブロック(10)と、複数の予備メモリブロック(20)と、アドレス信号に従って上記正規のメモリブロックのそれぞれを選択する選択手段(54)と、上記正規のメモリブロックのそれぞれの良/否を記憶する第1のROM(51)と、上記予備メモリブロックのそれぞれの使用/不使用を記憶する第2のROM(61)と、不良のある上記正規のメモリブロックのアドレスを記憶する第3のROM(62)と、該第3のROMの出力と上記アドレス信号とを比較する比較手段(63)と、上記第1のROMの出力と上記選択手段の出力とに従って上記正規のメモリブロックのそれぞれへの電源および信号を供給あるいは供給停止する正規のメモリブロック用スイッチ手段(50)と、上記第2のROMの出力と上記比較手段の出力とに従って上記予備メモリブロックのそれぞれへの電源および信号を供給あるいは供給停止する予備メモリブロック用スイッチ手段(60)とを有することを特徴とする半導体メモリ。

IPC (2)：

G11C 29/00 301 ,  G11C 11/401