Pat

J-GLOBAL ID：200903067412801043

半導体記憶装置及びその製造方法

Inventor： 作井 康司
Applicant, Patent owner： 株式会社東芝
Agent (1)： 鈴江 武彦 (外6名)
Gazette classification：公開公報
Application number (International application number)：1997305300
Publication number (International publication number)：1999145429
Application date： Nov. 07, 1997
Publication date： May. 28, 1999
Summary：

【要約】【課題】ブースタプレートと浮遊ゲート間の容量を増大させ、低電圧で書き込み/消去/読み出し動作が可能なNAND型EEPROMを提供する。【解決手段】p形シリコン基板1上に第1のゲート絶縁膜5を介してブースタプレート6が形成され、このブースタプレート6との間に第2のゲート絶縁膜9を介して配置され、このブースタプレート6の少なくとも上面の一部との間にキャパシタを形成する浮遊ゲート10が形成される。さらに、前記浮遊ゲート10上には第3のゲート絶縁膜12を介して制御ゲート13aが形成される。

Claim (excerpt)：

半導体基板上に形成された導電体と、前記半導体基板及び導電体上に亘り絶縁膜を介して形成された浮遊ゲートと、前記浮遊ゲート上に絶縁膜を介して形成された制御ゲートと、を具備することを特徴とする半導体記憶装置。

IPC (4)：

H01L 27/115 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (2)：

H01L 27/10 434 ,  H01L 29/78 371

Patent cited by the Patent：

Cited by examiner (3)

• 特開平1-146371
  
• 特開平4-287976
  
• 特開平3-032067