Pat
J-GLOBAL ID：200903067434458245
薄膜トランジスタおよびその製造方法
Inventor：
Applicant, Patent owner：
Agent (1)：
杉村 次郎
Gazette classification：公開公報
Application number (International application number)：1993141303
Publication number (International publication number)：1994334183
Application date： May. 21, 1993
Publication date： Dec. 02, 1994
Summary：
【要約】【目的】 ガラス基板上に窒化シリコン薄膜からなる下側下地層が設けられ、この下側下地層上に酸化シリコン薄膜からなる上側下地層が設けられ、この上側下地層上にPMOS薄膜トランジスタ用の半導体薄膜とNMOS薄膜トランジスタ用の半導体薄膜が設けられたものにおいて、両トランジスタの特性を共に最適とする。【構成】 NMOS薄膜トランジスタ2では、下側下地層21の膜厚を2000Å程度とすると、トランジスタ特性を最適とすることができる。一方、PMOS薄膜トランジスタ3では、下側下地層32の膜厚を500Å程度とすると、トランジスタ特性を最適とすることができる。したがって、両トランジスタの特性を共に最適とすることができる。
Claim (excerpt)：
ガラス基板上に窒化シリコン薄膜からなる下側下地層が設けられ、該下側下地層上に酸化シリコン薄膜からなる上側下地層が設けられ、該上側下地層上にPMOS薄膜トランジスタ用の半導体薄膜とNMOS薄膜トランジスタ用の半導体薄膜とが設けられた薄膜トランジスタにおいて、前記PMOS薄膜トランジスタ用の半導体薄膜下の前記下側下地層の膜厚を前記NMOS薄膜トランジスタ用の半導体薄膜下の前記下側下地層の膜厚よりも薄く形成したことを特徴とする薄膜トランジスタ。
FI (2)：
H01L 29/78 311 C
, H01L 29/78 311 X
