Pat

J-GLOBAL ID：200903067461173287

はんだ付け状態検査装置

Inventor： 林 精一
Applicant, Patent owner： 日立電子株式会社
Gazette classification：公開公報
Application number (International application number)：1993089143
Publication number (International publication number)：1994273346
Application date： Mar. 24, 1993
Publication date： Sep. 30, 1994
Summary：

【要約】【目的】 実装基板に搭載する電子部品のはんだ付けの良,不良を判定する基準は当該部品の種類により変化する。これら条件の変化に容易に対応する。【構成】 電子部品の基板実装後のはんだ付け状態を多段多照明装置により照射し,それぞれの画像を撮像カメラにて撮像し,各段により得られた濃淡階調分布の画像配列データから構成される形状情報データのパターンを,認識判定装置に入力し,学習形階層式パーセプトロンにてニューロ・ファジィコンピュータを構成し,はんだ付け状態を出力し,認識判定検査するはんだ付けの状態検査装置。

Claim (excerpt)：

電子部品の基板実装後のはんだ付け状態を多段多照明装置により照射し、それぞれの画像を撮像カメラにて撮像し,各段により得られた濃淡階調分布の画像配列データから構成される形状情報データのパターンを,認識判定装置に入力し,学習形階層式パーセプトロンにてニューロ・ファジィコンピュータを構成し,はんだ付け状態を出力し,認識判定検査するはんだ付けの状態検査装置。