Pat
J-GLOBAL ID：200903067473818267
MOS半導体装置及びその製造方法
Inventor：
,
Applicant, Patent owner：
Agent (1)：
大島 陽一 (外1名)
Gazette classification：公開公報
Application number (International application number)：1991263262
Publication number (International publication number)：1994342884
Application date： Sep. 13, 1991
Publication date： Dec. 13, 1994
Summary：
【要約】【目的】LDD型NMOSトランジスタとシングルドレイン型PMOSトランジスタの性能最適化のためのCMOS半導体装置及びその製造方法の提供。【構成】同一ウエハ上に形成された第1及び第2MOSトランジスタを具備した半導体装置に於て、第1MOSトランジスタのゲート電極と不純物領域は第1ゲート側壁スペーサにてセルフアラインされ、第2MOSトランジスタのゲート電極と不純物領域は第1ゲート側壁スペーサとは異なる厚さを有する第2ゲート側壁スペーサにてセルフアラインされることを特徴とする。またこのようなMOS半導体装置の製造方法を提供する。
Claim (excerpt)：
同一ウエハ上に形成された第1及び第2MOSトランジスタを備えたMOS半導体装置に於いて、前記第1MOSトランジスタのゲート電極及び不純物領域が第1ゲート側壁スペーサにてセルフアラインされ、前記第2MOSトランジスタのゲート電極及び不純物領域が前記第1ゲート側壁スペーサとは異なる厚さを有する第2ゲート側壁スペーサにてセルフアラインされることを特徴とするMOS半導体装置。
Patent cited by the Patent：
Return to Previous Page
