Pat

J-GLOBAL ID：200903067516049092

半導体装置

Inventor： 各務 正一 ,  野上 一孝 ,  佐藤 有紀
Applicant, Patent owner： 株式会社東芝
Agent (1)： 鈴江 武彦
Gazette classification：公開公報
Application number (International application number)：1993131634
Publication number (International publication number)：1994053496
Application date： Jun. 02, 1993
Publication date： Feb. 25, 1994
Summary：

【要約】【目的】 高速性を重視する時にはMOSFETのしきい値を低く設定でき、スタンドバイ時などの低消費電力を重視する時にはMOSFETのしきい値を高く設定でき、高速性と低消費電力の両立を達成する半導体装置を提供すること。【構成】 n型Si基板(チップ)1上にpウェル領域が選択的に形成され、基板1の表面に形成されたpチャネルのMOSFETとpウェル領域に形成されたnチャネルMOSFETとを基本セルとする主回路4と、基板1上に形成された入出力回路2と、基板1上に形成された基板バイアス発生回路3とを備えた半導体装置であり、入出力回路2を介して基板バイアス発生回路3を制御し、基板1及びpウェル領域にかかるバイアス7、8をMOSFETの動作モード及び動作電圧のいずれかに応じて可変設定する。

Claim (excerpt)：

第1導電型の半導体基板と、この基板上に形成されたpチャネル又はnチャネルのMOSFETを含む主回路と、前記基板に印加されるバイアスを前記主回路の動作モードに応じて可変設定する手段とを具備することを特徴とする半導体装置。

IPC (2)：

H01L 29/784 ,  H01L 27/04

Patent cited by the Patent：

Cited by examiner (3)

• 特開平3-082151
  
• 特開昭63-179576
  
• 特開平2-210688