Pat

J-GLOBAL ID：200903067530562304

データ転送制御装置および磁気ディスク装置

Inventor： 小島 昭 ,  廣瀬 恒夫 ,  高山 訓一 ,  久保 充 ,  高安 厚志
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 筒井 大和
Gazette classification：公開公報
Application number (International application number)：1997062808
Publication number (International publication number)：1997231158
Application date： Mar. 18, 1991
Publication date： Sep. 05, 1997
Summary：

【要約】【課題】 上位装置と下位装置の間におけるデータ転送速度の隔たりに影響されることなく、両者間に介在するバッファメモリを介してのデータ転送効率を向上させる。【解決手段】 ホストインタフェース制御回路2とディスクインタフェース制御回路3との間に介設され、大容量DRAMからなるバッファメモリ11に対するアクセス権の制御を、ホストインタフェース制御回路2およびディスクインタフェース制御回路3の各々の側に設けられたFIFOメモリ4およびFIFOメモリ5におけるデータ量に応じて動的に変更することにより、バッファメモリ11を介したデータ転送効率を向上させる。また、DRAMからなるバッファメモリ11のリフレッシュを、転送データ自体を用いて行うことにより、リフレッシュによるバッファメモリ11へのアクセス中断頻度を減少させ、転送効率を向上させる。

Claim (excerpt)：

上位装置と下位記憶装置との間におけるデータの授受を、前記データを一時的に保持する主バッファメモリを介して行うデータ転送制御装置であって、前記上位装置および前記下位記憶装置の少なくとも一方と、前記主バッファメモリとの間に介在し、前記データを一時的に保持するとともに、前記主バッファメモリに対するアクセスにおいて、前記上位装置および下位記憶装置の側を優先するアクセス要求信号または前記上位装置および下位記憶装置の側を優先しないアクセス要求信号を出力する前段バッファと、前記主バッファメモリに対しアクセスを要求するバッファアクセス要求信号を出力するプロセッサと、前記前段バッファから出力される優先度の異なる前記アクセス要求信号、および前記バッファアクセス要求信号を、前記前段バッファの保持する前記データの量に応じて裁定することにより、前記前段バッファを経由した前記上位装置または前記下位記憶装置、および前記プロセッサの各々の前記主バッファメモリに対するアクセスの実行の優先順序を動的に変更する仲裁論理と、を有することを特徴とするデータ転送制御装置。

IPC (2)：

G06F 13/12 330 ,  G06F 3/06 301

FI (2)：

G06F 13/12 330 F ,  G06F 3/06 301 T