Pat

J-GLOBAL ID：200903067565209097

半導体装置の製造方法

Inventor： 倉又 朗人
Applicant, Patent owner： 富士通株式会社
Agent (1)： 井桁 貞一
Gazette classification：公開公報
Application number (International application number)：1991260720
Publication number (International publication number)：1993102039
Application date： Oct. 08, 1991
Publication date： Apr. 23, 1993
Summary：

【要約】【目的】 InP基板上へのInGaAsP/InPエピタキシャル層の形成に関し、表面にヒロックの無いダブルヘテロ構造の形成を目的とする。【構成】 InPバッファ層を備えたInP基板上にInとGaをそれぞれ含む有機金属化合物ガスとAsとPをそれぞれ含む有機金属化合物ガスとを同時に供給して気相反応を行わしめ、InP基板上に必要とする厚さのInGaAsP層を成長させた後、AsとPをそれぞれ含む有機金属化合物ガスを供給する第1の処理時間と、Pを含む有機金属化合物ガスのみを供給する第2の処理時間とよりなる半導体層成長中断時間を経て、引続き前記InGaAsP層上にInとPをそれぞれ含む有機金属化合物ガスを供給してInP層を成長させるInP/InGaAsP/InP層の形成工程において、第2の処理時間を5〜35秒とすることを特徴として半導体装置の製造方法を構成する。

Claim (excerpt)：

InPバッファ層を備えたInP基板上にInとGaをそれぞれ含む有機金属化合物ガスとAsとPをそれぞれ含む有機金属化合物ガスとを同時に供給して気相反応を行わしめ、前記基板上に必要とする厚さのInGaAsP層を成長させた後、AsとPをそれぞれ含む有機金属化合物ガスを供給する第1の処理時間と、Pを含む有機金属化合物ガスのみを供給する第2の処理時間とよりなる半導体層成長中断時間を経て、引続き前記InGaAsP層上にInとPをそれぞれ含む有機金属化合物ガスを供給してInP層を成長させるInP/InGaAsP/InP層の形成工程において、前記第2の処理時間を該InP層における欠陥の発生を抑制し得る時間とすることを特徴とする半導体装置の製造方法。