Pat

J-GLOBAL ID：200903067594371138

薄膜トランジスタ及びその製造方法

Inventor： 湯沢 やよい
Applicant, Patent owner： カシオ計算機株式会社
Gazette classification：公開公報
Application number (International application number)：1993176104
Publication number (International publication number)：1995086592
Application date： Jun. 22, 1993
Publication date： Mar. 31, 1995
Summary：

【要約】【目的】 ゲート電極部分でのゲート絶縁膜の段差を小さくして平坦化を図り、トランジスタの当該段差部での層間ショートを生じさせないようにする。【構成】 ガラス基板101上に形成されたゲート電極110が当該ゲート電極を構成するアルミ薄膜102の酸化物(Al2O3)112によって囲繞されて平坦化が図られ、その上に、ゲート絶縁膜103を介して半導体層122,ソース電極124B,ドレイン電極124A等が形成されて薄膜トランジスタが構成される。上記酸化物112を形成するに当たっては、ガラス基板1上にアルミ薄膜102を形成し、その上面にモリブデン薄膜103を形成し、該モリブデン薄膜103をゲート電極/ゲート配線の形状にパターニングし、該パターニングされたモリブデン薄膜103を酸化防止用マスクとしてアルミ薄膜102を選択的に陽極酸化する。酸化されなかったアルミ薄膜とモリブデン薄膜とによって2層構造のゲート電極110が形成される。

Claim (excerpt)：

絶縁基板上に形成されたゲート電極の上に、ゲート絶縁膜を介して半導体層が形成され、該半導体層上にゲート電極と対向するソース電極及びドレイン電極が形成された薄膜トランジスタにおいて、前記ゲート電極が当該ゲート電極を構成する金属の酸化物によって囲繞されていることを特徴とする薄膜トランジスタ。

IPC (5)：

H01L 29/784 ,  H01L 21/316 ,  H01L 21/3205 ,  H01L 21/336 ,  H01L 21/768