MOS型半導体装置およびその製造方法

Inventor：
Applicant, Patent owner：
Agent (1)：山本秀策
Gazette classification：公開公報
Application number (International application number)：1996147644
Publication number (International publication number)：1997064363
Application date： Jun. 10, 1996
Publication date： Mar. 07, 1997
Summary：

【要約】【課題】ディープサブミクロン領域以下において、ソース/ドレインのコンタクトを1個にしてソース/ドレインの幅を細くした場合に生じるドレイン電流の低下が生じないような半導体装置及びその製造方法を提供する。【解決手段】浅いソース/ドレイン拡散層6および深いソース/ドレイン拡散層7に薄いシリサイド層8aがあるために、ソース/ドレインのコンタクトを1個に減らした場合のゲート幅方向のソース/ドレイン抵抗を低減できる。

Claim (excerpt)：

主面を有する第1導電型シリコン層と、該シリコン層の該主面に選択的に形成されたゲート絶縁膜と、該ゲート絶縁膜上に設けられたゲート電極と、該ゲート電極の側部に形成された絶縁性サイドウォールと、該シリコン層内に形成されたソース/ドレイン領域と、を備えたMOS型半導体装置であって、該ソース/ドレイン領域は、該シリコン層内に形成された第2導電型の第1拡散層と、該シリコン層において該第1拡散層の外側に形成され、該第1拡散層の接合深さよりも深い接合深さを有する第2導電型の第2拡散層と、を有しており、更に、該第1拡散層の少なくとも一部及び該第2拡散層の少なくとも一部を覆う導電層を備えている、MOS型半導体装置。

IPC (5)：

H01L 29/78 , H01L 21/336 , H01L 21/28 301 , H01L 21/8234 , H01L 27/088

FI (4)：

H01L 29/78 301 P , H01L 21/28 301 T , H01L 27/08 102 D , H01L 29/78 301 S

Patent cited by the Patent：

Cited by examiner (4)

特開昭59-172775
特開平1-291464
特開昭62-154755

Show all

Return to Previous Page