Pat

J-GLOBAL ID：200903067754611149

不揮発性半導体記憶装置

Inventor： 小山 昌司 ,  井上 達朗
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 桑井 清一
Gazette classification：公開公報
Application number (International application number)：1991210111
Publication number (International publication number)：1993036942
Application date： Jul. 26, 1991
Publication date： Feb. 12, 1993
Summary：

【要約】 (修正有)【目的】 メモリTrを増加させず、かつメモリTrのゲート長の微細化のみに拘泥せずに、飛躍的に高集積化できる不揮発性半導体記憶装置を提供する。【構成】 メモリセル群は複数のメモリセルを直列接続して構成され、各メモリセルはFAMOS構造のメモリTrとMOS構造の選択Trを並列接続して構成されている。メモリTrは半導体基板1に不純物領域2b,2cと浮遊ゲート電極6と、制御ゲート電極7とを有し、第1の選択TrはメモリTr上方の多結晶Si膜13a〜13bに形成されたソース/ドレイン領域とゲート電極15で構成されている。メモリセルの1つを書込み状態にするには、選択メモリセルの選択Trはオフにし、他のセルの選択Trはオンにする。従って非選択メモリセルのメモリTrは転送ゲートとして機能させる必要がなく、高低2種類の電圧で書込みできる。選択Trは増すが積層構造であるので、基板上の占有面積は増加しない。

Claim (excerpt)：

複数のビット線と、ソース線と、各ビット線とソース線との間に接続された、第1のワード線に接続された制御ゲート電極及び浮遊ゲート電極を有するメモリ用MOSトランジスタと第2のワード線に接続されたゲート電極を有する選択用MOSトランジスタとの並列接続体を複数個直列接続してなるメモリセル列と、を具備する不揮発性半導体記憶装置。

IPC (4)：

H01L 27/115 ,  G11C 16/02 ,  H01L 29/788 ,  H01L 29/792

FI (3)：

H01L 27/10 434 ,  G11C 17/00 307 B ,  H01L 29/78 371