Pat

J-GLOBAL ID：200903067760867295

半導体素子の製造方法

Inventor： 黒木 弘樹 ,  田村 浩之 ,  ▲吉▲丸 正樹
Applicant, Patent owner： 宮崎沖電気株式会社 ,  沖電気工業株式会社
Agent (1)： 鈴木 敏明
Gazette classification：公開公報
Application number (International application number)：1992198538
Publication number (International publication number)：1994045521
Application date： Jul. 24, 1992
Publication date： Feb. 18, 1994
Summary：

【要約】【目的】 本発明は、半導体素子のうち、DRAMなどの主としてキャパシタ下部電極の形成方法に関するもので、その下部電極として粗面ポリシリコン膜とする場合、その膜を形成後不純物を導入する工程をなくし、より均一な不純物濃度を得られるようにすることを目的とするものである。【構成】 前記目的のため本発明は、キャパシタ下部電極として、まず、LPCVD法でリンドープアモルファスシリコン膜3を形成し、その上に同一炉内で続けてSiH4 を用いてアモルファスシリコン膜4を形成し、熱処理により表面を粗面化(5)するとともに、成膜中に導電性を持たすための不純物を導入するようにしたものである。

Claim (excerpt)：

(a)半導体基板上に、アモルファスシリコン膜の製造装置内で不純物を導入したアモルファスシリコン膜を形成する工程、(b)前記基板を前記製造装置から取り出すことなく、前記製造装置で同一温度にて、前記不純物導入アモルファスシリコン膜の上に、不純物を導入しないシリコン膜を連続して堆積する工程、(c)前項で形成された構造の表面を粗面化するとともに導電性をもたせる工程、以上の工程を含むことを特徴とする半導体素子の製造方法。

IPC (3)：

H01L 27/04 ,  H01L 21/205 ,  H01L 21/28 301

Patent cited by the Patent：

Cited by examiner (1)

• 半導体装置およびその製造方法
  Gazette classification：公開公報   Application number：特願平4-115558   Applicant：日本電気株式会社