Pat

J-GLOBAL ID：200903067775655111

半導体装置

Inventor： 阿部 雄次 ,  徳田 安紀 ,  大石 敏之 ,  塩沢 勝臣 ,  杉原 浩平
Applicant, Patent owner： 三菱電機株式会社
Agent (1)： 深見 久郎 (外4名)
Gazette classification：公開公報
Application number (International application number)：2000088915
Publication number (International publication number)：2001274378
Application date： Mar. 28, 2000
Publication date： Oct. 05, 2001
Summary：

【要約】【課題】 リーク電流を抑制し、ゲート駆動能力を高めた短ゲート長の電界効果トランジスタを提供する。【解決手段】 シリコン基板1上に形成されたMOSFET20において、シリコン酸化膜以外の材料のゲート絶縁膜4と、ゲート絶縁膜の上に位置するゲート電極5とを備え、ゲート絶縁膜の材料はシリコン酸化物よりも大きい比誘電率を有し、ゲート絶縁膜の膜厚は、シリコン酸化膜を主材料とする厚さ1.5nm〜2.0nmのゲート絶縁膜を用いたMOSFETにおける短チャネル効果と同等以下の短チャネル効果を有するように、所定値以下とされている。

Claim (excerpt)：

シリコン基板上に形成されたMOS電界効果型トランジスタにおいて、前記シリコン基板の上に位置する、シリコン酸化膜以外の材料を主材料とするゲート絶縁膜と、前記ゲート絶縁膜の上に位置するゲート電極とを備え、前記ゲート絶縁膜を構成する材料はシリコン酸化物よりも大きい比誘電率を有し、前記ゲート絶縁膜の膜厚は、シリコン酸化膜を主材料とする厚さ1.5nm〜2.0nmのゲート絶縁膜を用いたMOSFETにおける短チャネル効果と同等以下の短チャネル効果を有するように、所定値以下とされている、半導体装置。

F-Term (16)：

5F040DA01 ,  5F040DA06 ,  5F040DC01 ,  5F040DC10 ,  5F040EC01 ,  5F040EC13 ,  5F040ED01 ,  5F040ED03 ,  5F040ED04 ,  5F040ED05 ,  5F040EF02 ,  5F040EK01 ,  5F040FA03 ,  5F040FB01 ,  5F040FC02 ,  5F040FC19