Pat

J-GLOBAL ID：200903067781288597

記憶装置の耐故障制御方式

Inventor： 藤本 健雄 ,  本間 久雄 ,  阪口 治
Applicant, Patent owner： 株式会社日立製作所 ,  日立ソフトウエアエンジニアリング株式会社
Agent (1)： 小川 勝男
Gazette classification：公開公報
Application number (International application number)：1998095689
Publication number (International publication number)：1999296311
Application date： Apr. 08, 1998
Publication date： Oct. 29, 1999
Summary：

【要約】【課題】記憶装置における耐障害制御方式の一手法を提案し、複数の論理パスがあり、共通部位を含む記憶装置における障害発生に対し、正しい故障部位の特定、切り離しをオンライン動作中に自動的に行う。それにより、障害の続発を抑止し、システムの信頼性を向上させる。【解決手段】システムを構成し、切り離し可能な各部位毎に障害検出回数を記憶するカウンタを設け、またそのカウンタ値を総合的に判定する論理を具備する。本発明方式は部位毎の障害発生回数の統計より、故障部位の高精度の特定を目的とし、それにより故障部位をシステムより排除し、正常部位を用いたシステム動作を継続可能とする。

Claim (excerpt)：

バス結合により、複数コンポーネントからなる記憶装置制御部において、障害発生回数を切り離し可能な部位毎に計数し、またその計数結果を用いた統計的分析により、故障発生部位の判定およびシステムからの切り離しを自動的に行う耐故障制御方式。