Pat
J-GLOBAL ID：200903067786558258
容量素子の製造方法
Inventor：
,
,
,
,
Applicant, Patent owner：
Agent (1)：
山川 政樹
Gazette classification：公開公報
Application number (International application number)：1992125509
Publication number (International publication number)：1993299583
Application date： Apr. 20, 1992
Publication date： Nov. 12, 1993
Summary：
【要約】【目的】 多層配線工程において、電極配線上にバイアスECRプラズマCVD法により良質の薄い絶縁膜を形成することにより、プロセス及び回路設計に負担をかけることなく容量素子を容易に形成可能とする。【構成】 第1の電極配線層2を形成した後に層間絶縁膜3を形成し、この第1の電極配線層上の容量素子を形成すべく層間絶縁膜3をエッチング除去する。次に容量素子の絶縁膜5をバイアスECRプラズマCVD法により形成した後、第2の電極配線7を形成しその第2の電極配線の一部を一方の電極7aとして容量素子8を形成する。従って、通常の層間絶縁膜を形成した後に容量素子部の開口と絶縁膜形成工程が増えるだけで容易に容量素子を形成できる。しかも、容量素子のための絶縁膜の膜厚は2000Å以下と薄く形成するため、プロセス上の問題は極めて少なく、良好な特性を有する容量素子を実現できる。
Claim (excerpt)：
第1と第2の電極配線層間に層間絶縁膜を介在させて多層配線を形成する配線工程において、第1の電極配線層上に層間絶縁膜を形成し、該第1の電極配線層上の容量素子を形成すべく前記層間絶縁膜をエッチング除去し、次いで容量素子用の絶縁膜をバイアスECRプラズマCVD法により形成した後、その上に第2の電極配線を形成してその第2の電極配線の一部を一方の電極として容量素子を形成することを特徴とする容量素子の製造方法。
IPC (4)：
H01L 27/04
, H01L 21/316
, H01L 21/90
, H01L 27/01 311
