Pat
J-GLOBAL ID:200903067801356926
半導体装置の製造方法
Inventor:
Applicant, Patent owner:
Agent (1):
高橋 敬四郎 (外2名)
Gazette classification:公開公報
Application number (International application number):1997051965
Publication number (International publication number):1998256390
Application date: Mar. 06, 1997
Publication date: Sep. 25, 1998
Summary:
【要約】【課題】 シリサイド膜を有する半導体装置の製造方法に関し、少ない工程数でマスクを形成できると共に、シリサイド反応の際に半導体素子の性能低下を招く危険性の低いシリサイド作り分け方法を提供する。【解決手段】 デバイス構造を有し、少なくとも一部に露出したシリコン表面を有する半導体基板を準備する工程と、前記半導体基板上に、前記露出したシリコン表面を覆って高融点金属の窒化膜を形成する工程と、少なくとも前記シリコン表面上の窒化膜の一部を選択的に除去し、前記シリコン表面の一部を露出すると共に前記シリコン表面の他の部分を覆う窒化膜パターンを形成する工程と、前記窒化膜パターンを覆って半導体基板上に高融点金属膜を形成する工程と、熱処理を行って、前記シリコン表面の一部とその上の高融点金属膜との間でシリサイド反応を生じさせる工程と、未反応の高融点金属膜およびその下の窒化膜パターンを除去する工程とを含む。
Claim (excerpt):
デバイス構造を有し、少なくとも一部に露出したシリコン表面を有する半導体基板を準備する工程と、前記半導体基板上に、前記露出したシリコン表面を覆って高融点金属の窒化膜を形成する工程と、少なくとも前記シリコン表面上の窒化膜の一部を選択的に除去し、前記シリコン表面の一部を露出すると共に前記シリコン表面の他の部分を覆う窒化膜パターンを形成する工程と、前記窒化膜パターンを覆って半導体基板上に高融点金属膜を形成する工程と、熱処理を行って、前記シリコン表面の一部とその上の高融点金属膜との間でシリサイド反応を生じさせる工程と、未反応の高融点金属膜およびその下の窒化膜パターンを除去する工程とを含む半導体装置の製造方法。
IPC (6):
H01L 21/8234
, H01L 27/088
, H01L 21/28 301
, H01L 21/768
, H01L 29/78
, H01L 21/336
FI (4):
H01L 27/08 102 E
, H01L 21/28 301 T
, H01L 21/90 C
, H01L 29/78 301 P
Patent cited by the Patent:
Cited by examiner (8)
-
半導体集積回路装置およびその製造方法
Gazette classification:公開公報
Application number:特願平3-186746
Applicant:日本電気株式会社
-
特開平3-248536
-
半導体装置の製造方法
Gazette classification:公開公報
Application number:特願平7-046776
Applicant:日本電装株式会社
-
特開平3-248536
-
特開平4-229649
-
静電放電に対する保護を備えたCMOS構造の製造方法
Gazette classification:公開公報
Application number:特願平8-068595
Applicant:ドイチェ・アイティーティー・インダストリーズ・ゲゼルシャフト・ミト・ベシュレンクタ・ハフツンク
-
特開平3-248536
-
特開平4-229649
Show all
Return to Previous Page