Pat

J-GLOBAL ID：200903067832030549

半導体装置の製造方法

Inventor： 坂森 重則 ,  木村 肇 ,  川井 健治
Applicant, Patent owner： 三菱電機株式会社
Agent (1)： 曾我 道照 (外6名)
Gazette classification：公開公報
Application number (International application number)：1994024446
Publication number (International publication number)：1995235594
Application date： Feb. 22, 1994
Publication date： Sep. 05, 1995
Summary：

【要約】【目的】 セルフアライメント法を用いてコンタクトホールを形成する場合でも、電極を保護する薄いエッチングストッパー膜がエッチングされないため電極同士がアルミ配線を介して短絡することなく、歩留まり及び信頼性が向上する半導体装置の製造方法を得る。【構成】 途中まで開口したコンタクトホールを含む全体にエッチングストッパー膜を形成した後、その側面を残して異方性エッチングを行い第2のサイドウォール11a、11bを形成し、第2のサイドウォール11a、11bが、保護酸化膜5a、5b、第1のサイドウォール6b、6c、第1のエッチングストッパー膜8を保護しつつ、異方性エッチングを行い半導体基板1を露出させ、コンタクトホールを形成する。

Claim (excerpt)：

半導体基板上に形成された電極を保護する第1のエッチング阻止層と絶縁層とを順に形成した後、セルフアライメント法により開口部を設ける半導体装置の製造方法において、上記絶縁層に重ねて、第2のエッチング阻止層を形成する第1の工程と、所定のレジストパターンに基づく異方性エッチングにより上記第2のエッチング阻止層を除去するとともに、上記絶縁層の一部を除去し開口部を設ける第2の工程と、全面に第3のエッチング阻止層を形成した後、異方性エッチングにより上記開口部の側面以外の部分の上記第3のエッチング阻止層を除去し側面エッチング阻止層を形成する第3の工程と、エッチングにより上記開口部の上記絶縁層の残部及び上記第1のエッチング阻止層を除去し、上記半導体基板を露出させる第4の工程とを備えることを特徴とする半導体装置の製造方法。

IPC (2)：

H01L 21/768 ,  H01L 21/28

Patent cited by the Patent：

Cited by examiner (3)

• 半導体装置の製造方法
  Gazette classification：公開公報   Application number：特願平3-166820   Applicant：シヤープ株式会社
• 特開昭60-160653
  
• 特開平2-122650