Pat
J-GLOBAL ID：200903067837166694

ICカードおよびICカードのメモリアクセス制御方法

Inventor：
吉田 壱

About 吉田 壱

, 
鈴木 勝彦

About 鈴木 勝彦

, 
平田 真一

About 平田 真一

, 
五郎丸 秀樹

About 五郎丸 秀樹


Applicant, Patent owner：
日本電信電話株式会社

About 日本電信電話株式会社


Agent (1)： 志賀 富士弥 (外2名)
Gazette classification：公開公報
Application number (International application number)：2001319081
Publication number (International publication number)：2003122646
Application date： Oct. 17, 2001
Publication date： Apr. 25, 2003
Summary：
【要約】【課題】 データの書き換えおよびガーベジコレクションに際して、処理中に電源が遮断されたときに、メモリ領域の不整合を高速に解消する。【解決手段】 メモリ管理部3は、メモリ部2を論理アドレス管理用の先頭ユニットとデータ書き換え管理用のデータユニットで管理し、先頭ユニットはデータユニットの論理アドレスとデータユニットの先頭ユニットの物理アドレスをもつ構成とし、データユニットは自ユニットの次のデータユニットの物理アドレスと自ユニットが書き込み中か否かの状態情報と実データをもつ構成とし、復旧処理は、先頭ユニットとデータユニットによってメモリ部の論理アドレスと物理アドレスを対応させて処理の進行状況を検知し、状態情報が書き込み中であるデータユニットについてのみデータの上書き処理をする。ガーベジコレクション処理中の電源断にも書き替え中のユニットについてのみガーベジコレクション処理を行う。
Claim (excerpt)：
フラッシュメモリを搭載し、活性化されたときに前回の処理中に電源断があったか否かを検知し、電源断が発生していた場合にメモリ部のデータを復旧処理する手段を備えたICカードであって、前記メモリ部をユニット単位で管理してデータ読み込み・書き込みおよび電源断に対する復旧処理をするメモリ管理部を備え、前記ユニットは、論理アドレス管理用の先頭ユニットとデータ書き換え管理用のデータユニットで構成し、前記先頭ユニットは、前記データユニットの論理アドレスと、データユニットの先頭ユニットの物理アドレスをもつフォーマット構成とし、前記データユニットは、自ユニットの次のデータユニットの物理アドレスと、自ユニットが書き込み中か否かの状態情報と、実データをもつフォーマット構成とし、前記メモリ管理部の復旧処理は、前記先頭ユニットとデータユニットによってメモリ部の論理アドレスと物理アドレスを対応させて処理の進行状況を検知し、前記状態情報が書き込み中であるデータユニットに対してデータの上書き又は廃棄処理をすることを特徴とするICカード。
IPC (4)：
G06F 12/16 340 ,  G06F 12/00 591 ,  G06K 17/00 ,  G06K 19/073
FI (4)：
G06F 12/16 340 P ,  G06F 12/00 591 ,  G06K 17/00 D ,  G06K 19/00 P
F-Term (13)：
5B018GA04 ,  5B018HA22 ,  5B018MA24 ,  5B018QA05 ,  5B035AA02 ,  5B035BB09 ,  5B035CA29 ,  5B058CA23 ,  5B058CA26 ,  5B058KA08 ,  5B058KA27 ,  5B060AA10 ,  5B060MM09
Patent cited by the Patent：
Cited by examiner (6)
Show all

Return to Previous Page

TOP

BOTTOM