Pat

J-GLOBAL ID：200903067858857280

パルス幅制御回路及びディスク記録制御回路

Inventor： 林 浩二 ,  秋山 徹
Applicant, Patent owner： 三洋電機株式会社
Agent (1)： 安富 耕二 (外1名)
Gazette classification：公開公報
Application number (International application number)：1998078789
Publication number (International publication number)：1999273252
Application date： Mar. 26, 1998
Publication date： Oct. 08, 1999
Summary：

【要約】【課題】 高速クロックを用いることなく高精度なパルス幅制御を実現し、ディスクへの記録時には、メディア種別や回転速度に対応した適切な記録を実現する。【解決手段】 第1及び第2の遅延回路10,30毎に、各遅延素子段の出力信号のいずれかを選択して出力する第1及び第2のセレクタ11,31を接続し、遅延回路の入力信号とセレクタ11の遅延信号とを入力するANDゲート12と、第2の遅延回路の入力信号とセレクタ31の遅延信号とを入力するORゲート32を設け、ANDゲートの出力を遅延回路の入力信号とする。さらに各遅延回路を、複数の遅延素子を接続したディレイライン2とPLL回路3で構成し、PLL回路中のVCO3とディレイライン2とを同一の遅延素子で構成し、同一の制御電圧を供給する。またディスク記録装置に適用する際は、メディア種別及び回転速度に応じてセレクタの選択を行う。

Claim (excerpt)：

遅延素子を複数段接続して入力信号を遅延させる第1及び第2の遅延回路と、第1及び第2の遅延回路毎に各遅延素子段の出力信号のいずれかを選択して遅延信号として出力する第1及び第2のセレクタと、各遅延回路毎に入力信号と前記遅延信号との論理演算を行う第1及び第2の論理回路を有し、第1の論理回路の出力信号を第2の遅延回路の入力信号とすると共に、第1及び第2の論理回路の一方を論理積回路とし他方を論理和回路とすることを特徴とするパルス幅制御回路。

IPC (3)：

G11B 20/10 311 ,  G11B 7/00 ,  H03K 5/04

FI (3)：

G11B 20/10 311 ,  G11B 7/00 K ,  H03K 5/04

Patent cited by the Patent：

Cited by examiner (2)

• 光ディスク記録装置
  Gazette classification：公開公報   Application number：特願平6-100115   Applicant：オリンパス光学工業株式会社
• 特開昭59-024452