Pat

J-GLOBAL ID：200903067875116838

半導体装置およびその製造方法

Inventor： 深瀬 匡 ,  浜田 健彦
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1994061734
Publication number (International publication number)：1995273063
Application date： Mar. 30, 1994
Publication date： Oct. 20, 1995
Summary：

【要約】【目的】拡散層上及びゲート電極の配線上にそれぞれ自己整合型コンタクト孔及びコンタクト孔を同一工程で形成する方法を提供し、超高集積半導体デバイスに対応するコンタクト孔マージンレス化の技術を提供する。【構成】半導体基板上のゲート電極の配線とその上層部に形成する配線との層間絶縁膜が、第一層間絶縁膜と、この第一層間絶縁膜に積層した過剰のシリコン原子を含むシリコン酸化物と、このシリコン酸化物に積層した第二層間絶縁膜との3層の絶縁膜を含んで形成されることを特徴とし、これらの絶縁膜を順次選択的にドライエッチングする工程を有して、互に対向配列するゲート電極の間隙に位置する拡散層上に自己整合型コンタクト孔を、所定のゲート電極の配線上にコンタト孔を簡便且つ同一工程で形成する。

Claim (excerpt)：

半導体基板上にゲート絶縁膜を介して配列形成された複数のゲート電極と、素子分離絶縁膜上に形成された配線と、前記ゲート電極上および前記配線上に形成された層間絶縁膜とを具備する半導体装置において、前記層間絶縁膜は複数の絶縁膜を積層して構成され、前記複数の絶縁膜のうちの一絶縁膜は、過剰のシリコン原子を含有するシリコン酸化物で構成されていることを特徴とする半導体装置。

IPC (2)：

H01L 21/28 ,  H01L 21/768

FI (2)：

H01L 21/90 L ,  H01L 21/90 M