Pat
J-GLOBAL ID:200903067917314597
アドレスデコーダ回路
Inventor:
,
Applicant, Patent owner:
Agent (1):
佐藤 隆久
Gazette classification:公開公報
Application number (International application number):1993238525
Publication number (International publication number):1994338197
Application date: Sep. 24, 1993
Publication date: Dec. 06, 1994
Summary:
【要約】【目的】高集積化を図れ、各種モードによる動作を実現できるアドレスデコーダ回路を実現する。【構成】印加する電源電圧が任意の値に設定され、トランジスタPT11,NT11などにより選択時の出力電圧を切り替えて出力するアドレス選択回路1と、入力と出力とが交差結合された一対のCMOSインバータからなるレベル変換回路3aと、アドレス選択回路1とレベル変換回路3との間に設けられた1個のnチャネルMOSトランジスタNT21a から構成された転送ゲート2aとを設ける。これにより、回路面積の縮小化を図る。
Claim (excerpt):
印加する電源電圧が任意の値に設定され、トランジスタにより選択時の出力電圧を切り替えて出力するアドレス選択回路と、入力と出力とが交差結合された一対のCMOSインバータからなるレベル変換回路と、上記アドレス選択回路とレベル変換回路との間に設けられた1個のトランジスタからなる転送ゲートとを有することを特徴とするアドレスデコーダ回路。
IPC (3):
G11C 16/06
, G11C 11/34
, H03K 5/02
FI (2):
G11C 17/00 309 J
, G11C 11/34
Return to Previous Page