Pat

J-GLOBAL ID：200903067919818215

誘電体素子、誘電体メモリ、誘電体メモリの製造方法および強誘電体メモリの動作方法

Inventor： 後藤 隆
Applicant, Patent owner： 三洋電機株式会社
Agent (1)： 福島 祥人
Gazette classification：公開公報
Application number (International application number)：1997161705
Publication number (International publication number)：1999008362
Application date： Jun. 18, 1997
Publication date： Jan. 12, 1999
Summary：

【要約】 (修正有)【課題】 良好な素子特性および高い信頼性を有する強誘電体メモリ、その動作方法およびその製造方法を提供することである。【解決手段】 シリコン基板1の表面にソース領域4およびドレイン領域5が形成され、ソース領域4とドレイン領域5との間のチャネル領域上にゲート絶縁膜2および浮遊ゲート電極3が順に形成される。浮遊ゲート電極3およびゲート絶縁膜2を覆うようにシリコン基板1上に第1層間絶縁膜7が形成される。浮遊ゲート電極3上の層間絶縁膜7に第1コンタクト孔が形成され、第1コンタクト孔内に接続層9が形成される。接続層9上に容量絶縁膜10、下部電極11および強誘電体薄膜12が順に形成される。強誘電体薄膜上の第2層間絶縁膜13に第2コンタクト孔が形成され、第2コンタクト孔内に上部電極19が形成される。

Claim (excerpt)：

半導体基板または半導体層上の電極と誘電体膜とを容量結合したことを特徴とする誘電体素子。

IPC (9)：

H01L 27/108 ,  H01L 21/8242 ,  G11C 11/22 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 27/10 451 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (5)：

H01L 27/10 651 ,  G11C 11/22 ,  H01L 27/10 451 ,  H01L 27/04 C ,  H01L 29/78 371