Pat
J-GLOBAL ID：200903067938789110
半導体装置の製造方法
Inventor：
Applicant, Patent owner：
Agent (1)：
小鍜治 明 (外2名)
Gazette classification：公開公報
Application number (International application number)：1993186034
Publication number (International publication number)：1995045610
Application date： Jul. 28, 1993
Publication date： Feb. 14, 1995
Summary：
【要約】【目的】 内部応力が互いに異なる二種の窒化シリコン膜を積層することで、配線のストレスマイグレーションの発生を防止する。【構成】 シリコン基板1の上に、酸化シリコン膜2を形成する。この上にスパッタ法によりアルミニウムを形成する。この後、リソグラフィー技術を用いてアルミニウム配線3を形成する。次に、保護膜としてプラズマCVD法により、内部応力が引っ張り応力である窒化シリコン膜4を形成し、続いてその上に、内部応力が圧縮応力である窒化シリコン膜5を形成する。
Claim (excerpt)：
半導体基板の主面上に配線を形成する工程と、前記配線上にプラズマCVD法により窒化シリコン膜を形成するにあたり、前記窒化シリコン膜が、内部応力が圧縮応力である第1の窒化シリコン膜と内部応力が引っ張り応力である第2の窒化シリコン膜とで構成されていることを特徴とする半導体装置の製造方法。
IPC (2)：
H01L 21/318
, H01L 21/768
