Pat

J-GLOBAL ID：200903068239574270

短チャンネルトランジスタおよびその作成方法

Inventor： マーク エス.ロッダー ,  アミタバ チャッタージー
Applicant, Patent owner： テキサス インスツルメンツ インコーポレイテツド
Agent (1)： 浅村 皓 (外3名)
Gazette classification：公開公報
Application number (International application number)：1996282698
Publication number (International publication number)：1997246553
Application date： Oct. 24, 1996
Publication date： Sep. 19, 1997
Summary：

【要約】【課題】 表面およびバルク両領域でのリーク特性を改善したトランジスタおよびその作成方法を得る。【解決手段】 本トランジスタ(10)は基板(12)中に位置するソース領域(20)とドレイン領域(22)とを含む。トランジスタ(10)はまた、上側部分(28)と下側部分(30)とを有するポケット打ち込み領域(26)を含む。上側部分(28)は表面付近でより高い元素濃度を提供する。下側部分(30)はバルク領域でより高い元素濃度を提供する。このようにして、DIBLおよびスレッショルド電圧ロールオフがどちらも改善される。

Claim (excerpt)：

トランジスタを作成する方法であって、基板上へゲート電極を形成し、前記ゲート電極の少なくとも片側上へ、表面下よりも表面付近において高濃度になるように第1の元素を有する第1のポケット領域を形成し、前記ゲート電極の前記少なくとも片側上へ、前記表面付近よりも前記表面下領域において高濃度になるように第2の元素を有する第2のポケット領域を形成し、前記基板中に、前記ゲート電極の両側にソース領域とドレイン領域とを形成すること、を含むトランジスタ作成方法。

FI (2)：

H01L 29/78 301 S ,  H01L 29/78 301 H