Pat
J-GLOBAL ID:200903068269726210
アライメント方法、アライメント精度測定方法及びアライメント測定用マーク
Inventor:
,
Applicant, Patent owner:
Agent (1):
前田 弘 (外2名)
Gazette classification:公開公報
Application number (International application number):1996350681
Publication number (International publication number):1998189425
Application date: Dec. 27, 1996
Publication date: Jul. 21, 1998
Summary:
【要約】【課題】 積層パターン間のアライメントの精度を向上させ、積層パターンの微細化に対応できるデバイスのアライメント方法、アライメント精度測定方法及びアライメント測定用マークを提供する。【解決手段】 半導体基板上に素子分離パターン、ワード線パターンを形成する。ソース・ドレイン領域、第1層間絶縁膜を形成した後、ワード線パターンの位置情報を用いて、ビット線コンタクトパターンとビット線パターンとを形成する。第2層間絶縁膜を形成した後、ワード線パターンに直交するX方向についてはワード線パターンの位置情報を用い、ビット線パターンに直交するY方向についてはビット線パターンの位置情報を用いて、ストレージノードコンタクトパターンド線パターンを形成する。位置ずれによって干渉するおそれがある方向のみについて個別に複数の下層パターンの位置情報を用いる。
Claim (excerpt):
基板上に第1層のパターンを形成するステップと、上記第1層のパターンの上方に第2層のパターンを形成するステップと、平面的に見て上記第1及び第2層のパターンの一部に近接する第3層のパターンを形成するステップとを少なくとも備え、上記第3層のパターンを形成するステップでは、上記第1層のパターンのうち第3層のパターンに近接する部分が延びる第1の方向に直交する方向のみについての第1層のパターンの位置情報と、上記第2層のパターンのうち第3層のパターンに近接する部分が延びる第2の方向に直交する方向のみについての第2層のパターンの位置情報とを用いることを特徴とするアライメント方法。
IPC (5):
H01L 21/027
, G01B 21/00
, G03F 9/00
, H01L 27/108
, H01L 21/8242
FI (7):
H01L 21/30 521
, G01B 21/00 A
, G03F 9/00 H
, H01L 21/30 502 V
, H01L 27/10 621 Z
, H01L 27/10 681 A
, H01L 27/10 681 B
Patent cited by the Patent:
Cited by examiner (5)
-
特開昭64-050529
-
特開平2-150014
-
重合わせ精度測定マーク
Gazette classification:公開公報
Application number:特願平6-252080
Applicant:三菱電機株式会社
-
特開昭64-050529
-
特開平2-150014
Show all
Return to Previous Page