Pat
J-GLOBAL ID：200903068278584622

半導体装置およびその製造方法

Inventor：
菅長 利文

About 菅長 利文

, 
石川 英一

About 石川 英一


Applicant, Patent owner：
三菱電機株式会社

About 三菱電機株式会社


Agent (1)： 深見 久郎 (外3名)
Gazette classification：公開公報
Application number (International application number)：1994158779
Publication number (International publication number)：1996031950
Application date： Jul. 11, 1994
Publication date： Feb. 02, 1996
Summary：
【要約】【目的】 本発明は、段差を低減させたデバイスを得ることを最も主要な特徴とする。【構成】 半導体基板13の表面に、第1の導電層15aと第2の導電層15bが互いに離されて形成されている。層間絶縁膜23中に、第1の導電層15aの表面を露出させるための第1のコンタクトホール10が設けられている。第1のコンタクトホール10内に、第1の導電層15aに接触するように、第1の配線層4が埋め込まれている。第1の配線層4の表面の位置は、層間絶縁膜23の表面と同一か、またはそれ以下にされている。第1の配線層4の表面を絶縁膜5が覆っている。層間絶縁膜23中に、第2の導電層15bの表面を露出させるための第2のコンタクトホール9が設けられている。第2のコンタクトホール9を通って、第2の導電層15bに、第2の配線層6が接続されている。
Claim (excerpt)：
半導体基板と、前記半導体基板の表面に互いに離されて形成された第1導電層と第2導電層と、前記半導体基板の上に形成された層間絶縁膜と、を備え、前記層間絶縁膜中には、前記第1導電層の表面を露出させるための第1のコンタクトホールが設けられており、当該装置は、また、前記第1のコンタクトホール内に前記第1の導電層に接触するように埋め込まれた第1の配線層、を備え、前記第1の配線層の表面の位置は、前記層間絶縁膜の表面と同一か、またはそれ以下にされており、当該装置は、さらに、前記第1の配線層の表面を覆う絶縁膜と、前記層間絶縁膜中に設けられ、前記第2導電層の表面を露出させるための第2のコンタクトホールと、前記第2のコンタクトホールを通って、前記第2の導電層に接触するように、前記層間絶縁膜の上に設けられた第2の配線層と、を備えた半導体装置。
IPC (4)：
H01L 21/8242 ,  H01L 27/108 ,  H01L 21/28 301 ,  H01L 21/768
FI (3)：
H01L 27/10 325 C ,  H01L 21/90 D ,  H01L 27/10 325 P
Patent cited by the Patent：
Cited by examiner (3)

Return to Previous Page

TOP

BOTTOM